Aceleração de Algoritmos para Estimativa da Frequência Cardíaca Fetal Usando FPGA

/Uso de Comunicação Intra-Warp como Alternativa para Acelerar o Casamento de Padrões em GPGPU

 

Local: Sala Multiuso CIC 

Horário: 14h

Palestrante: Prof. Dr. Gilmar Beserra (FGA UnB)

Título: Aceleração de Algoritmos para Estimativa da Frequência Cardíaca Fetal Usando FPGA

Resumo:A utilização de FPGAs tem se mostrado uma alternativa eficiente para várias aplicações em sistemas embarcados, tanto em termos de desempenho quanto de consumo. Na área de biomédica, o monitoramento da frequência cardíaca fetal (FHR - Fetal Heart Rate) tem sido determinante para a avaliação das reais condições do bebê durante a gestação. Uma das maneiras não-invasivas de se estimar a FHR é através do eletrocardiograma fetal (FECG). Eletrodos são posicionados no abdômen materno e o sinal resultante é o ECG abdominal (AECG), que é composto pelo ECG materno (MECG), pelo FECG e por ruído. A partir do processamento do AECG, pode-se extrair o FECG e aplicar algoritmos de estimação para se obter a FHR. Considerando este contexto, este trabalho tem como objetivo utilizar os conceitos de aceleração de algoritmos e co-projeto hardware-software para implementar em FPGA um sistema que estima a FHR a partir do FECG. Primeiramente, foi implementado um filtro adaptativo dos Mínimos Quadrados (LMS) para o processamento de sinais de AECG e MECG e extração do FECG. Posteriormente, considerando que o filtro adaptativo apresentou um desempenho aceitável com sinais simulados de ECG, mas não apresentou bons resultados com sinais provindos de bases de dados, está sendo proposta uma arquitetura de redes neurais, visto que as redes neurais são adaptativas às características não lineares e variantes no tempo dos sinais de ECG.

 

Horário: 15h30

Palestrante: Lucas Saad Nogueira Nunes (mestrando)

Título: Uso de Comunicação Intra-Warp como Alternativa para Acelerar o Casamento de Padrões em GPGPU

Resumo:Placas gráficas evoluíram significativamente no decorrer dos últimos anos, principalmente no que tange a capacidade de processamento, e se tornaram uma ferramenta essencial para realizar tarefas que permitem algum grau de paralelismo. A Graphics Processing Unit (GPU) é um circuito projetado para processamento gráfico, ela possui hoje núcleos de processamento na ordem de centenas. Nos últimos anos a GPU vêm sendo cada vez mais utilizada para processamento de propósito geral, o que chamamos de General-purpose Computing on Graphics Processing Units (GPGPU). Estas placas vêm sendo utilizadas na comunidade científica em várias áreas, tais como, criptografia, ordenação, grafos e alinhamento de sequências. A proximidade de dois padrões é uma medida importante para várias aplicações, incluindo bioinformática e processamento de sinais. Este trabalho busca acelerar a busca por casamento de padrões através de uma funcionalidade em placas recentes que permite o uso eficiente da comunicação entre um conjunto de threads que rodam concorrentemente em um mesmo Streaming Multiprocessor (SM). Em uma primeira proposta utilizamos esta comunicação e obtivemos ganhos maiores que 2.5 em relação a uma alternativa proeminente utilizando comando, em uma segunda proposta otimizamos o uso das comunicações e conseguimos ganhos maiores que 1.3 em relação a primeira proposta.

 

Profa Célia Ghedini Ralha (Este endereço de email está sendo protegido de spambots. Você precisa do JavaScript ativado para vê-lo.)

Coordenadora dos Seminários de Pós-Graduação em Informática 2018-1